0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
CD74HC373|CD54HC373

CD74HC373|CD54HC373

  • 厂商:

    TI

  • 封装:

  • 描述:

    CD54HC373, CD74HC373 datasheet (Rev. A)

  • 详情介绍
  • 数据手册
  • 价格&库存
CD74HC373|CD54HC373 数据手册
CD74HC373|CD54HC373
物料型号: - CD54HC373F:20引脚CDIP封装。 - CD74HC373E:20引脚PDIP封装。 - CD74HC373M:20引脚SOIC封装(已停产)。 - CD74HC373M96:20引脚SOIC封装。

器件简介: CD54HC373和CD74HC373是八路透明D型锁存器,设计用于2V至6V的VCC操作。它们具有宽工作温度范围(-55℃至125℃),平衡的传播延迟和转换时间,以及相比LS-TTL逻辑ICs显著降低的功耗。

引脚分配: 每个锁存器包含三个引脚:数据输入D、锁存使能LE和输出Q。共有八个这样的锁存器,因此有8个D输入、8个LE输入和8个Q输出。

参数特性: - 供电电压:2V至6V。 - 高电平输入电压VIH:在VCC=2V时为1.5V,VCC=4.5V时为3.15V,VCC=6V时为4.2V。 - 低电平输入电压VIL:在VCC=2V时为0.5V,VCC=4.5V时为1.35V,VCC=6V时为1.8V。 - 输出高电平VOH:在VCC=2V时为1.9V,VCC=4.5V时为4.4V,VCC=6V时为5.9V。 - 输出低电平VOL:在VCC=2V时为0.1V,VCC=4.5V时为0.1V,VCC=6V时为0.1V。

功能详解: 当LE为高电平时,Q输出跟随D输入的数据。当LE为低电平时,Q输出锁存D输入的逻辑电平。此外,OE输入可以控制输出处于正常逻辑状态或高阻态。

应用信息: 这些锁存器适用于需要锁存和3态输出的应用,如总线驱动,无需接口或上拉元件。

封装信息: - CD54HC373F:20引脚CDIP封装,体尺寸约为26.92mmx6.92mm。 - CD74HC373E:20引脚PDIP封装,体尺寸约为25.40mmx6.35mm。 - CD74HC373M96:20引脚SOIC封装,体尺寸约为12.80mmx7.50mm。
CD74HC373|CD54HC373 价格&库存

很抱歉,暂时无法提供与“CD74HC373|CD54HC373”相匹配的价格&库存,您可以联系我们找货

免费人工找货